為求低功耗、高能效及高性價比之元件，市場逐漸開發(fā)出FD-SOI(完全空乏型硅絕緣層金氧半晶體管)結(jié)構(gòu)；而FD-SOI構(gòu)造主要以SOI晶圓為核心，透過傳統(tǒng)Si芯片制程方式，進而以水平式晶體管架構(gòu)，取代線寬較大(16～12nm)之FinFET元件。
進一步分析FD-SOI市占情形，在各廠商相繼投入開發(fā)資源下，2018年整體元件市場規(guī)模達160億美元，預(yù)估2019年整體市場可望達到270億美元(年增68.6%)，后續(xù)成長態(tài)勢也將逐年上揚。
技術(shù)的發(fā)展演進，F(xiàn)D-SOI實現(xiàn)低功耗、高性價比之元件架構(gòu)
由于半導(dǎo)體發(fā)展趨勢，使得相同面積下試圖填入更多晶體管的想法逐漸受到重視，因此衍生出微縮整體尺寸的構(gòu)想，而閘極(Gate)尺寸將是微縮重點。以傳統(tǒng)Planar元件發(fā)展來看，其閘極線寬已微縮至極限，因而需改變元件結(jié)構(gòu)才能因應(yīng)此要求，而立體構(gòu)造的FinFET(鰭式場效晶體管)元件就在此時被開發(fā)出來。
FinFET名稱主要由于元件結(jié)構(gòu)以立體方式呈現(xiàn)，且其閘極構(gòu)造如同魚鰭一般，豎立于源極(Source)與汲極(Drain)間，作為控制元件的開關(guān)。在這樣新穎結(jié)構(gòu)下，雖可符合微縮尺寸之需求，但最大問題仍是閘極線寬必須在16nm以下(如12nm、10nm)，才能有效控制從源極到汲極間的電流開關(guān)。
依現(xiàn)行元件發(fā)展情形，盡管已從傳統(tǒng)的Planar元件推升至FinFET結(jié)構(gòu)，閘極線寬仍存在一段難以使用上的尺寸區(qū)，還需有其他元件技術(shù)加以補足，而FD-SOI元件結(jié)構(gòu)剛好補上此缺口，實現(xiàn)低功耗、高性價比、制造周期短之元件架構(gòu)。
對于現(xiàn)行技術(shù)發(fā)展情形，依照所需元件尺寸及功能的不同，可區(qū)分為兩大陣營：
精進于微縮閘極線寬之FinFET制程技術(shù)開發(fā)(如臺積電、Samsung等)，試圖增加晶體管數(shù)量，提升整體元件工作效率；
投入FD-SOI制程技術(shù)，嘗試開發(fā)出低功耗、高性價比之功能性元件。盡管兩者之歷史脈絡(luò)有所不同、技術(shù)上各有千秋，但就元件技術(shù)發(fā)展趨勢評估，兩者技術(shù)仍將持續(xù)發(fā)展及并存。
?
各家大廠投入FD-SOI元件開發(fā)，看好后續(xù)市場發(fā)展
FD-SOI元件技術(shù)主要源于一種水平式晶體管結(jié)構(gòu)，透過SOI晶圓(Si/SiO2(Buried Oxide)/Si Substrate結(jié)構(gòu))方式，將最上層Si層借由制程、設(shè)計以滿足所需功能，并作為元件導(dǎo)通層之用；而中間SiO2層，憑借于高阻值之材料特性，隔絕晶體管間不必要的寄生電容，提高元件工作效率，因此在這樣的制程條件下，F(xiàn)D-SOI可透過傳統(tǒng)Si芯片的機臺進行加工，降低開發(fā)所需的設(shè)備成本。
依現(xiàn)行終端產(chǎn)品應(yīng)用，F(xiàn)D-SOI元件技術(shù)將可應(yīng)用于物聯(lián)網(wǎng)IoT、車用元件與MEMS(微機電)元件等領(lǐng)域，目前已有Samsung、GlobalFoundries、STM等大廠相繼投入制程開發(fā)上。
雖然這些產(chǎn)品大多可由28nm制程條件下進行量產(chǎn)，但隨著技術(shù)進步，憑借于閘極線寬逐漸微縮的趨勢帶動下，將驅(qū)使制程條件朝向22nm、12nm目標邁進，甚至進一步跨入10nm制程，從而在相同面積下產(chǎn)生更多元件，大幅提升整體元件效率。
觀察采用FD-SOI元件的發(fā)展現(xiàn)況，從2017年開始，STM已收到Mobileye訂單需求，并運用28nm制程制造ADAS芯片；NXP也于2017年起，積極投入i.MX處理器系列的開發(fā)，并選擇Samsung FD-SOI之28nm制程技術(shù)為合作伙伴。
另外，GlobalFoundries于2018年取得新創(chuàng)公司Arbe Robotics訂單，其FD-SOI元件將使用先進的22nm制程技術(shù)，目標打造車用雷達芯片。由此可見，各家廠商在車用芯片領(lǐng)域，使用FD-SOI技術(shù)已成為一股風(fēng)潮，后續(xù)仍看好該技術(shù)的市場發(fā)展。