目前，推動(dòng)半導(dǎo)體行業(yè)發(fā)展的方式主要有兩種，一個(gè)是尺寸縮小，另一個(gè)是硅片直徑增大。由于硅片直徑增大涉及整條生產(chǎn)線設(shè)備的更換，因此目前主要發(fā)展路線是尺寸的縮小。除此之外，利用成熟特色工藝及第三代半導(dǎo)體材料改進(jìn)半導(dǎo)體產(chǎn)品的性能也被企業(yè)大量采用，這將開(kāi)辟摩爾定律的另一片新的天地。
臺(tái)積電、三星角力先進(jìn)工藝
據(jù)悉，臺(tái)積電3納米工廠已經(jīng)通過(guò)環(huán)境評(píng)測(cè)，依據(jù)原定時(shí)程，全球第一座3納米工廠，可望在2020年動(dòng)工，最快2022年年底量產(chǎn)。
此外，由于三星在臺(tái)積電之前搶先公布它的3納米將采用環(huán)柵FinFET的納米片結(jié)構(gòu)，兩家3納米制程戰(zhàn)爭(zhēng)一觸即發(fā)。另有消息報(bào)道，臺(tái)積電仍沿用升級(jí)版的FinFET架構(gòu)，可能采用遷移率更高的材料，而非環(huán)柵納米片結(jié)構(gòu)。
兩家在不同的工藝與架構(gòu)問(wèn)題方面各自大作文章，其中的關(guān)鍵是要找出性能瓶頸之所在，然后以最具成本效益的方式使用最佳工具來(lái)分別解決這些瓶頸。無(wú)論是I/O、內(nèi)存接口還是過(guò)熱的邏輯塊，系統(tǒng)的運(yùn)行速度都只能與該系統(tǒng)中最慢的組件一致。
其實(shí)，先進(jìn)封裝也是解決方案之一。在某些情況下，前道工藝的每一節(jié)點(diǎn)的進(jìn)步都可能需要一個(gè)完全不同的體系結(jié)構(gòu)與之配合。它可能是更多的軟硬件協(xié)同設(shè)計(jì)，與整個(gè)設(shè)計(jì)優(yōu)化為一個(gè)系統(tǒng)。如果有一種一致的方法來(lái)描述這些設(shè)備并將它們連接在一起，那么釆用chiplet等方法可以更節(jié)省時(shí)間。
目前至少有六種主流的芯片/小芯片組合方式，還有更多的正在進(jìn)行中，不難想象每個(gè)芯片供應(yīng)商會(huì)根據(jù)價(jià)格、功耗、性能甚至地區(qū)標(biāo)準(zhǔn)快速地提供定制解決方案。因此，雖然應(yīng)用于高性能計(jì)算(HPC)及5G開(kāi)發(fā)的芯片可能需要最新的2nm制程，但是與它配套的可能是16nm的SerDes、28nm電源模塊和40nm安全芯片等，同時(shí)它們將集成在一體。
成本是關(guān)鍵因素
在半導(dǎo)體行業(yè)中，成本因素是非常關(guān)鍵的。有數(shù)據(jù)顯示，7nm工藝的研發(fā)費(fèi)用需要至少3億美元，5nm工藝平均要5.42億美元，3nm、2nm的工藝起步價(jià)大約在10億美元左右。
據(jù)最新的消息，臺(tái)積電原定于2020年6月試產(chǎn)的3nm工藝芯片，由于疫情原因可能將推遲到10月。臺(tái)積電3nm工藝的總投資高達(dá)1.5萬(wàn)億元新臺(tái)幣，約合500億美元。目前在建廠方面至少已經(jīng)花費(fèi)200億美元，可見(jiàn)投入之龐大。
近日臺(tái)積電正式披露了其最新3nm工藝的細(xì)節(jié)詳情，它的晶體管密度達(dá)到了前所未有的2.5億個(gè)/mm2。與5納米相比，功耗下降了25%～30%，并且功能提升了10%～15%。
臺(tái)積電重申，從7nm到5nm，再到未來(lái)的3nm，每一個(gè)節(jié)點(diǎn)都是全節(jié)點(diǎn)的提升。這不同于競(jìng)爭(zhēng)對(duì)手的每一個(gè)節(jié)點(diǎn)都僅是部分性能的優(yōu)化，并非全節(jié)點(diǎn)的性能提升。因此對(duì)于未來(lái)3nm制程方面的競(jìng)爭(zhēng)，臺(tái)積電是信心滿滿。
臺(tái)積電還談到2nm工藝技術(shù)進(jìn)展，公司采用FinFet第六代技術(shù)平臺(tái)開(kāi)發(fā)3nm技術(shù)的同時(shí)，也已開(kāi)始進(jìn)行2nm制程技術(shù)研發(fā)，并針對(duì)2nm以下技術(shù)進(jìn)行探索性研究。
對(duì)于極紫外光(EUV)技術(shù)，要減少光刻機(jī)的掩膜缺陷及制程堆疊誤差，并降低整體成本。臺(tái)積電表示，今年在2nm及更先進(jìn)制程上，將著重于改善極紫外光技術(shù)的品質(zhì)與成本。
半導(dǎo)體尺寸縮小遠(yuǎn)非有EUV光刻機(jī)就能實(shí)現(xiàn)的。嚴(yán)格地說(shuō)，到3nm時(shí)，可能釆用現(xiàn)有的FinFET架構(gòu)也無(wú)法達(dá)到，需要從器件的架構(gòu)、工藝變異、熱效應(yīng)、設(shè)備與材料等方面綜合解決。
由于HPC及5G等市場(chǎng)的需求，半導(dǎo)體業(yè)向3nm過(guò)渡已成定局，臺(tái)積電及三星兩家已經(jīng)承諾，至多時(shí)間上有可能推遲。2nm的現(xiàn)實(shí)可能性也極大。由于費(fèi)用過(guò)高及許多技術(shù)上的難點(diǎn)無(wú)法解決，外加必須有高端設(shè)備及材料的支持，所以1nm能否實(shí)現(xiàn)目前尚無(wú)法預(yù)言。但是半導(dǎo)體尺寸縮小的終點(diǎn)遲早會(huì)來(lái)臨。