聯(lián)電昨（6）日宣布，Cadence類比/混合信號（AMS）芯片設計流程已獲得聯(lián)電28納米HPC+制程的認證。透過此認證，Cadence和聯(lián)電的共同客戶可以于28納米HPC+制程上利用全新的AMS解決方案，去設計汽車、工業(yè)物聯(lián)網(wǎng)（IoT）和人工智能（AI）芯片。

聯(lián)電硅智財研發(fā)暨設計支援處處長林子惠表示，透過與Cadence的合作，結合Cadence AMS流程和聯(lián)電設計套件，開發(fā)了一個全面而獨特的設計流程，為在28納米HPC+制程技術的芯片設計客戶提供可靠與高效的流程。

上述完整的AMS流程是基于聯(lián)電的晶圓設計套件（FDK）所設計的，其中包括具有高度自動化的電路設計、布局、簽核和驗證流程的一個實際示范電路，讓客戶可在28納米的HPC+制程上實現(xiàn)更無縫的芯片設計。

Cadence AMS流程結合經(jīng)定制化確認的類比/數(shù)位驗證平臺，并支持更廣泛的Cadence智能系統(tǒng)設計策略，加速SoC設計。AMS流程具有整合標準元件數(shù)位化的功能，適合數(shù)位輔助類比的設計，客戶可使用28納米HPC+制程，開發(fā)汽車、工業(yè)物聯(lián)網(wǎng)和AI應用。