上周，臺積電在2020年第1季法人說明會上宣布，其3納米制程將在2021年試產(chǎn)，并在2022年下半年正式量產(chǎn)，同時宣布3納米制程將仍采仍采原有的FinFET（鰭式場效電晶體），不采用與競爭對手三星相同的GAA（環(huán)繞閘極電晶體）。而為何臺積電的3納米將持續(xù)采FinFET的原因，是不是因為良率或成本的因素。對此，臺積電并沒有給答案。

臺積電原定在4月29日于北美技術(shù)論壇發(fā)表的相關(guān)3納米技術(shù)細節(jié)，目前因疫情的關(guān)系，將延后到8月召開。因此，預(yù)計臺積電3納米制程仍采原有的FinFET，不采用與競爭對手三星相同的GAA的原因，屆時會有比較清楚的了解。不過，對臺積電3納米的效能，現(xiàn)在國外媒體已有所報導(dǎo)，指稱臺積電3納米制程的每平方公厘電晶體數(shù)量可能低于3億個，也就是約在2.5億個。

根據(jù)國外科技媒體《Gizchina》報導(dǎo)指出，過去采用臺積電7納米EUV加強版制程的華為麒麟990處理器，芯片大小為113.31平方公厘，電晶體數(shù)量為103億個，平均每平方公厘約為9,000萬個。而在3納米制程技術(shù)的電晶體數(shù)量至少為7納米制程的3倍情況下，將使得3納米制程芯片的電晶體數(shù)量將大約為每平方公厘2.5億個左右，而這樣的先進制程足以將過去的Pentium 4處理器縮小到如一根針大小。

報導(dǎo)進一步指出，之前臺積電總裁魏哲家就曾經(jīng)表示，3納米制程是在5納米制程之后，在制程技術(shù)的完整世代技術(shù)跨越，相較第一代5納米制程技術(shù)，第一代的3納米制程技術(shù)的電晶體密度將提升約70%，預(yù)算速度提升10%到15%，能耗降低15%，使得芯片的整體性能提升25%~30%，這使得3納米制程技術(shù)將進一步達成臺積電在芯片制造技術(shù)方面的領(lǐng)導(dǎo)地位。

之前，外媒曾經(jīng)在2019年10月報導(dǎo)表示，臺積電生產(chǎn)3納米制程的工廠已經(jīng)開始建設(shè)，工廠占地50~80公頃，預(yù)計花費195億美元。對此，在日前臺積電的法說會上，魏哲家也強調(diào)3納米制程技術(shù)的研發(fā)正在按計劃進行中，預(yù)計2021年進行試產(chǎn)，而最終的目標是在2022年下半年大規(guī)模量產(chǎn)。而對于3納米制程將仍采仍采原有FinFET，不采與競爭對手三星相同的GAA，雖然外傳臺積電是基于成本與良率因素，但臺積電并沒有明確說明。不過此問題預(yù)計延后于8月舉行的北美技術(shù)論壇將明確公布。