英特爾發(fā)布最新AI芯片 把谷歌、臺積電技術(shù)都用上了!

英特爾發(fā)布最新AI芯片 把谷歌、臺積電技術(shù)都用上了!

近幾年AI芯片火熱,不讓Nvidia專美于前,英特爾在確定進(jìn)入10納米時代后更是積極追趕,美國時間20日,英特爾公布首款神經(jīng)網(wǎng)絡(luò)處理器Nervana(代號Springhill)相關(guān)細(xì)節(jié),包含訓(xùn)練芯片NNP-T與推論芯片NNP-I,加上原有的Xeon在AI芯片陣容越發(fā)堅(jiān)強(qiáng),技術(shù)也開始兼容了起來。

美國時間20日,英特爾在今年Hot Chips大會上公布首款神經(jīng)網(wǎng)絡(luò)處理器Nervana細(xì)節(jié),如其名,這是2016年英特爾收購包含Nervana幾家新創(chuàng)公司的成果。Nervana處理器分為訓(xùn)練芯片NNP-T與推論芯片NNP-I。

訓(xùn)練用的Nervana NNP-T,主打可編程與靈活性,并強(qiáng)調(diào)可從頭建構(gòu)大規(guī)模深度學(xué)習(xí)模型,且盡可能訓(xùn)練電腦在給定的能耗預(yù)算內(nèi)快速完成任務(wù),也無需傳統(tǒng)技術(shù)的龐大開銷。

NNP-T支援了Google TPU Tensorflow架構(gòu)特有的運(yùn)算格式“bfloat16”,bfloat16截?cái)嗉扔械?2位元float32的前16位,僅留下后16位所組成,在許多機(jī)器學(xué)習(xí)模型可以容忍較低精確度計(jì)算、不需降低收斂準(zhǔn)確率的情況下,許多模型使用bfloat16達(dá)到的收斂準(zhǔn)確率結(jié)果與一般使用的32位元浮點(diǎn)(FP32)計(jì)算數(shù)值的結(jié)果一樣,降低精度其實(shí)能讓存儲器效率取得較佳的平衡,從而訓(xùn)練與部署更多的網(wǎng)絡(luò)、降低訓(xùn)練所需的時間,有較好的效率與靈活性,而這是英特爾首次將bfloat16內(nèi)建于處理器。

▲bfloat16浮點(diǎn)格式(Source:Google)

另外有趣的是NNP-T其實(shí)采用的是臺積電16納米CLN FF+制程,這與一般我們對英特爾自行生產(chǎn)芯片的認(rèn)知有所差異,而在Nervana被英特爾收購前,第一代Lake Crest就是由臺積電所代工。NNP-T采用臺積電最新的CoWoS(Chip on Wafer on Substrate)封裝技術(shù),將NNP-T的晶粒與四個8GB HBM2存儲器異質(zhì)整合堆疊2.5D,讓其封裝體積縮小成一個60X60 mm的芯片。

▲Nervana NNP-T采用臺積電16nm CLN FF+制程(Source:Intel)

英特爾同時發(fā)表了推論芯片Nervana NNP-I,主要針對大型資料中心市場高效能深度學(xué)習(xí)推論而生,NNP-I主要基于英特爾10nm Ice Lake處理器,官方強(qiáng)調(diào)透過此芯片,可提高每瓦效能,讓企業(yè)以更低的成本執(zhí)行推論運(yùn)算工作,降低推論大量部署的成本。英特爾指出,NNP-I在功率10瓦下每秒能處理3600張影像,而處理器本身亦擁有高度可編程性,且同時不影響性能與功效。

▲Nervana NNP-I架構(gòu)(Source:Intel)

NNP-I已與Facebook合作并實(shí)際運(yùn)用在其相關(guān)業(yè)務(wù)上,而NNP-T將于今年底以前針對尤其云端服務(wù)商相關(guān)的高端客戶送樣,并在2020年之前拓展市場。

摩爾定律已死?或許還有其他走向

摩爾定律已死?或許還有其他走向

近年來,對于在過去50年推動半導(dǎo)體制程前進(jìn)的摩爾定律是否能繼續(xù)前行這個話題,一直備受爭議。但除了英特爾外,晶圓代工龍頭臺積電亦是摩爾定律的忠實(shí)推動者。日前,臺積電高管發(fā)表博客,再次表態(tài)將繼續(xù)推進(jìn)摩爾定律,喊話“摩爾定律未死”。

臺積電全球營銷主管Godfrey Cheng在官網(wǎng)發(fā)表博客,表示摩爾定律實(shí)際上被誤稱為一種定律,因?yàn)樗鼫?zhǔn)確地將其描述為歷史觀察和未來預(yù)測半導(dǎo)體器件或芯片中晶體管數(shù)量的指導(dǎo)。這些觀察和預(yù)測在過去幾十年中基本上都是正確的。但在我們即將邁入新的十年之際,一些人似乎認(rèn)為摩爾定律已死。

Godfrey Cheng在博文中解釋了摩爾定律的由來及相關(guān)知識,言語中強(qiáng)調(diào)摩爾定律未死。他舉例表示,計(jì)算性能并沒有因?yàn)閱蝹€晶體管的時鐘速度而提高,而是通過在一個計(jì)算問題上投入更多的晶體管來提高計(jì)算性能,而在同一區(qū)域內(nèi)壓縮更多晶體管的方法是密度,即指給定二維區(qū)域內(nèi)晶體管的數(shù)量。

他指出,之所以關(guān)心芯片面積,是因?yàn)樾酒杀九c芯片面積成正比。摩爾在1965年的論文中明確指出,每個組件的制造成本與芯片上晶體管的總數(shù)之間存在關(guān)系。有些人認(rèn)為摩爾定律已死,因?yàn)樗麄冋J(rèn)為晶體管不肯能再繼續(xù)縮小了,Godfrey Cheng在文中談及了一些計(jì)算問題以及關(guān)于如何改進(jìn)密度等問題。

值得一提的是,Godfrey Cheng提到臺積電近期推出的5nm極紫外EUV制程技術(shù)(N5P)。N5P是臺積電5nm制程的增強(qiáng)版,采用FEOL和MOL優(yōu)化功能,以便在相同功率下使芯片運(yùn)行速度提高7%,或在相同頻率下將功耗降低15%。他表示臺積電的N5P工藝擴(kuò)大了他們在先進(jìn)工藝上的領(lǐng)先優(yōu)勢,該工藝將提供世界上最高的晶體管密度和最強(qiáng)的性能。

Godfrey Cheng進(jìn)一步表示,在了解了臺積電的技術(shù)路線圖后,他可以很有把握地說,臺積電在未來多年將繼續(xù)開拓創(chuàng)新,將繼續(xù)縮小單個晶體管的體積,并繼續(xù)提高密度。在未來的幾個月、幾年里,將可聽到更多臺積電向新節(jié)點(diǎn)邁進(jìn)的消息。

事實(shí)上,目前臺積電對外公布的技術(shù)路線規(guī)劃已到2nm。6月18日,臺積電在上海舉辦2019中國技術(shù)論壇,臺積電總裁魏家哲介紹了先進(jìn)工藝的發(fā)展規(guī)劃。如今,臺積電7nm制程已量產(chǎn),而其規(guī)劃量產(chǎn)的工藝節(jié)點(diǎn)已經(jīng)來到5nm,研發(fā)方面則推進(jìn)到3nm,近期還官宣2nm研發(fā)啟動。

根據(jù)規(guī)劃,臺積電5nm工藝將于明年上半年量產(chǎn);3nm工藝方面,臺積電表示進(jìn)展順利,已有早期客戶參與進(jìn)來,有望在2021年試產(chǎn)、2022年量產(chǎn);2nm工藝新廠設(shè)在中國臺灣新竹的南方科技園,預(yù)計(jì)2024年投產(chǎn)。

據(jù)了解,臺積電2nm工藝是一個重要節(jié)點(diǎn),Metal Track(金屬單元高度)和3nm一樣維持在5x,同時Gate Pitch(晶體管柵極間距)縮小到30nm,Metal Pitch(金屬間距)縮小到20nm,相比于3nm都小了23%。

除了先進(jìn)制程外,Godfrey Cheng還提及了系統(tǒng)級封裝技術(shù),這也是延續(xù)摩爾定律的一個重要方向。他表示,臺積電已經(jīng)能通過先進(jìn)的封裝技術(shù)將邏輯內(nèi)核與存儲器緊密集成,將利用先進(jìn)封裝實(shí)現(xiàn)的系統(tǒng)級密度,進(jìn)一步增加晶體管的密度。

Godfrey Cheng表示,摩爾定律是關(guān)于增加密度,除了通過先進(jìn)封裝實(shí)現(xiàn)的系統(tǒng)級密度,臺積電將繼續(xù)在晶體管級別增加密度,有許多路徑可用于未來的晶體管密度改進(jìn),“摩爾定律并未死亡”。

商務(wù)合作請加微信:izziezeng

加入集邦半導(dǎo)體交流群,請加微信:DRAMeXchange2019

臺積電:摩爾定律未死 我們的5nm工藝密度、性能最強(qiáng)

臺積電:摩爾定律未死 我們的5nm工藝密度、性能最強(qiáng)

“摩爾定律未死!”這句話如果是Intel公司說的,一點(diǎn)都沒有懸念,畢竟摩爾定律的提出者是Intel聯(lián)合創(chuàng)始人,50多年來Intel也是摩爾定律最堅(jiān)定的捍衛(wèi)者。不過今天這句話是臺積電而非Intel說的,他們也要繼續(xù)推動摩爾定律。

臺積電全球營銷主管Godfrey Cheng今天在官網(wǎng)發(fā)表博客,解釋了摩爾定律的由來及內(nèi)容,這些是老生常談的話題了,而他的意思就是強(qiáng)調(diào)摩爾定律沒死,只不過現(xiàn)在繼續(xù)推動摩爾定律的是臺積電而非其他公司了(Intel聽到臺積電如此表態(tài)不知道是什么滋味)。

Godfrey Cheng提到了臺積電最近宣布的N5P工藝,這是臺積電5nm工藝的增強(qiáng)版,優(yōu)化了前端及后端工藝,可在同等功耗下帶來7%的性能提升,或者在同等性能下降功耗降低15%。

Godfrey Cheng表示臺積電的N5P工藝擴(kuò)大了他們在先進(jìn)工藝上的領(lǐng)先優(yōu)勢,該工藝將提供世界上最高的晶體管密度,還有最強(qiáng)的性能。

N5P工藝還不是臺積電的重點(diǎn),Godfrey Cheng表示未來幾個月、幾年里還會看到臺積電公布的最新進(jìn)展,他們會繼續(xù)縮小晶體管并提高密度。

除了先進(jìn)工藝之外,Godfrey Cheng還重點(diǎn)提到了臺積電在系統(tǒng)級封裝上的路線圖,這也是延續(xù)摩爾定律的一個重要方向,下圖就是臺積電展示的一個系統(tǒng)級封裝芯片,總面積高達(dá)2500mm2,是世界上最大的芯片,包括2個600mm2的核心及8組HBM內(nèi)存,后者核心面積也有75mm2。

最后,Godfrey Cheng這篇文章還是給即將開始的Hotchips國際會議預(yù)熱,臺積電的首席研究員Philip Wong博士會在這次會議上發(fā)表“下一個半導(dǎo)體工藝節(jié)點(diǎn)會給我們帶來什么”的演講,屆時會公布更多信息。

臺積電核準(zhǔn)新臺幣2,009.1億擴(kuò)充及產(chǎn)能

臺積電核準(zhǔn)新臺幣2,009.1億擴(kuò)充及產(chǎn)能

晶圓代工龍頭臺積電13日舉行董事會,會中核準(zhǔn)2,009.1億元(新臺幣,下同)資本支出,以因應(yīng)擴(kuò)充產(chǎn)能與發(fā)展先進(jìn)制程的需求。另外,也核準(zhǔn)2019年第2季每股2.5元之現(xiàn)金股利,并且通過黃仁昭財(cái)務(wù)長暨發(fā)言人以及章勳明升任副總經(jīng)理人事案。

臺積電表示,13日的董事會中,核準(zhǔn)2019年第2季之每股現(xiàn)金股利2.5元,其普通股配息基準(zhǔn)日訂定為12月25日,除息交易日則為12月19日。依公司法第165條規(guī)定,在公司決定分派股息之基準(zhǔn)日前5日內(nèi),亦即自12月21日起至12月25日止,停止普通股股票過戶,并于2020年1月16日發(fā)放。

此外,臺積公司在美國紐約證券交易所上市之美國存托憑證之除息交易日亦為12月19日,與普通股一致。臺積公司美國存托憑證之配息基準(zhǔn)日訂為12月20日。

其次,也核準(zhǔn)資本預(yù)算約新臺幣2009.1億元,用于包括興建廠房,建置、擴(kuò)充及升級先進(jìn)制程產(chǎn)能,建置特殊制程產(chǎn)能,以及2019年第4季研發(fā)資本預(yù)算與經(jīng)常性資本預(yù)算等用途上。

至于兩項(xiàng)人事案,包括核準(zhǔn)擢升副財(cái)務(wù)長黃仁昭先生為臺積電副總經(jīng)理暨財(cái)務(wù)長兼發(fā)言人,自2019年9月1日起生效。另外、核準(zhǔn)擢升研發(fā)組織先進(jìn)設(shè)備暨模組發(fā)展二處資深處長章勳明先生為副總經(jīng)理。

3D封裝技術(shù)突破!臺積電、英特爾引領(lǐng)代工封測廠

3D封裝技術(shù)突破!臺積電、英特爾引領(lǐng)代工封測廠

針對HPC芯片封裝技術(shù),臺積電已在2019年6月于日本VLSI技術(shù)及電路研討會(2019 Symposia on VLSI Technology & Circuits)中,提出新型態(tài)SoIC(System on Integrated Chips)之3D封裝技術(shù)論文;透過微縮凸塊(Bumping)密度,提升CPU/GPU處理器與存儲器間整體運(yùn)算速度。

整體而言,期望借由SoIC封裝技術(shù)持續(xù)延伸,并作為臺積電于InFO(Integrated Fan-out)、CoWoS(Chip on Wafer on Substrate)后端先進(jìn)封裝之全新解決方案。

運(yùn)用垂直疊合與微縮體積方法,3D封裝成功提升HPC工作效率

由于半導(dǎo)體發(fā)展技術(shù)的突破、元件尺寸逐漸微縮之際,驅(qū)使HPC芯片封裝發(fā)展必須考量封裝所需之體積與芯片效能的提升,因此對HPC芯片封裝技術(shù)的未來發(fā)展趨勢,除了現(xiàn)有的扇出型晶圓級封裝(FOWLP)與2.5D封裝外,將朝向技術(shù)難度更高的3D封裝技術(shù)為開發(fā)目標(biāo)。

▲HPC之3D IC封裝概念圖(Source:拓墣產(chǎn)業(yè)研究院整理,2019.8)

所謂的3D封裝技術(shù),主要為求再次提升AI之HPC芯片的運(yùn)算速度及能力,試圖將HBM高頻寬存儲器與CPU/GPU/FPGA/NPU處理器彼此整合,并藉由高端TSV(硅穿孔)技術(shù),同時將兩者垂直疊合于一起,減小彼此的傳輸路徑、加速處理與運(yùn)算速度,提高整體HPC芯片的工作效率。

臺積電與Intel積極推出3D封裝,將引領(lǐng)代工封測廠一并跟進(jìn)

依現(xiàn)行3D封裝技術(shù),由于必須垂直疊合HPC芯片內(nèi)的處理器及存儲器,因此就開發(fā)成本而言,比其他兩者封裝技術(shù)(FOWLP、2.5D封裝)高出許多,制程難度上也更復(fù)雜、成品良率較低。

▲HPC封裝趨勢發(fā)展比較表(Source:拓墣產(chǎn)業(yè)研究院整理,2019.8)

目前3D封裝技術(shù)已對外公告的最新成果,現(xiàn)階段除了半導(dǎo)體代工制造龍頭臺積電最積極,已宣布預(yù)計(jì)于2020年導(dǎo)入量產(chǎn)SoIC和WoW(Wafer on Wafer)等3D封裝技術(shù)外,另有IDM大廠Intel也提出Foveros之3D封裝概念,將于2019下半年迎戰(zhàn)后續(xù)處理器與HPC芯片之封裝市場。

隨著半導(dǎo)體代工制造商與IDM廠陸續(xù)針對3D封裝技術(shù)投入研發(fā)資源,也將引領(lǐng)另一波3D封測技術(shù)風(fēng)潮,相信代工封測廠(如日月光、Amkor等)也將加緊腳步,跟上此波3D封裝技術(shù)的發(fā)展趨勢。

商務(wù)合作請加微信:izziezeng

加入集邦半導(dǎo)體交流群,請加微信:DRAMeXchange2019

為保持營收正成長 晶圓代工第一梯隊(duì)廠侵入二、三梯隊(duì)市場

為保持營收正成長 晶圓代工第一梯隊(duì)廠侵入二、三梯隊(duì)市場

各大晶圓代工廠商密集召開2019年第二季法人說明會,相較于第一季的慘淡,各廠商第二季營收已有稍稍回神跡象,尤其是臺積電、Samsung兩大廠商,預(yù)計(jì)2019下半年除可依賴先進(jìn)制程需求外,其他成熟節(jié)點(diǎn)市場也會成為兩大廠商在不景氣的2019年中另一重要成長動能。

第一梯隊(duì)廠商侵入二、三梯隊(duì)市場

由于2019年全球政治局勢極度不穩(wěn)定,半導(dǎo)體產(chǎn)業(yè)自2018年底便已亮出紅燈警訊,業(yè)界傳出臺積電、Samsung皆于2019上半年積極在部分較成熟產(chǎn)品線中,爭取客戶訂單的市場訊息。

事實(shí)上,若細(xì)看在晶圓代工領(lǐng)域擁有絕對市占的臺積電,其過往毛利表現(xiàn)從2016年第二季51.5%,逐步下滑至2019年第二季40%出頭。

然其7nm營收占比卻也與過往最先進(jìn)制程節(jié)點(diǎn)營收,同樣保持在20~30%間的比重,推估拉低臺積電毛利表現(xiàn)的主要原因并不是先進(jìn)制程推廣不佳所致,而是在2019年不景氣的市況氛圍下,臺積電為保持其營收持續(xù)正成長,朝向較成熟卻低毛利的市場入侵,進(jìn)而擠壓其他二、三線晶圓代工廠商空間。

?
臺系廠商市場占比將再次攀升

2019年晶圓代工產(chǎn)業(yè)中,大者恒大的趨勢更加明顯,臺積電、Samsung兩大廠商有望帶動臺灣地區(qū)、韓國兩區(qū)域占比再次成長。其中,臺灣地區(qū)因受到Samsung在2017年5月拆分晶圓代工事業(yè)部之影響,導(dǎo)致其區(qū)域占比自2016年67%快速下滑至2018年60%,此一現(xiàn)象將在2019年重新反轉(zhuǎn),在臺積電引領(lǐng)下,2019年臺灣地區(qū)占比將成長至62%。

臺積電7月營收創(chuàng)2019年單月次高,預(yù)期第3季營運(yùn)展望樂觀

臺積電7月營收創(chuàng)2019年單月次高,預(yù)期第3季營運(yùn)展望樂觀

晶圓代工龍頭臺積電12日公布7月份營收,金額來到847.58億元(新臺幣,下同),較6月的858.68億元,減少1.3%,較2018年同期的743.71億元,增加14%,創(chuàng)下2019年單月營收次高紀(jì)錄。累計(jì),2019年1至7月營收約為5,444.61億元,較2018年同期的5,557.26億元,減少2%。

根據(jù)臺積電日前法說會上所說,2019年第3季的營收若以美元計(jì)價(jià),將可達(dá)到91億美元到92億美元的金額,較第1季成長17%到18%,毛利率也將達(dá)到46%到48%的水準(zhǔn)。而以匯率新臺幣31元兌換1美元計(jì)算,2019第3季新臺幣營收將介于2,821億到2,852億元之間,較第3季成長17.1%到18.3%,將創(chuàng)下季營收歷史次高紀(jì)錄,成長幅度令人驚艷。

因此,就臺積電7月份繳出的成績單來說,接下來8、9兩個月必須營收達(dá)到平均986.71億元水準(zhǔn),才能達(dá)到財(cái)測標(biāo)準(zhǔn)。

對此,臺積電在日前的法說會上也表示,第3季包括智能手機(jī)、高效能運(yùn)算、物聯(lián)網(wǎng)及車用等平臺銷售將全面成長。其中,又以智能手機(jī)平臺成長最強(qiáng)勁,物聯(lián)網(wǎng)也將強(qiáng)勁成長;而且,這樣強(qiáng)勁成長的趨勢還將延續(xù)到2019年第4季,使得第4季的營收也預(yù)計(jì)能優(yōu)于第3季。

此外,總裁魏哲家在日前法說會上表示,2019年全年全球半導(dǎo)體產(chǎn)業(yè)成長率將下滑3%,而晶圓代工產(chǎn)業(yè)將下滑1%的情況,其中在第3季方面,預(yù)計(jì)營收將優(yōu)于第2季,2019年下半年業(yè)績又會優(yōu)于2018年同期的情況下,臺積電全年?duì)I收將有機(jī)會優(yōu)于業(yè)界表現(xiàn),對營收成長也可以預(yù)期。而至于能有什么樣幅度的表現(xiàn),則是預(yù)計(jì)在10月份的第3季法說會上再跟大家說明。

臺積電前研發(fā)處長楊光磊加入中芯國際 任獨(dú)立非執(zhí)行董事

臺積電前研發(fā)處長楊光磊加入中芯國際 任獨(dú)立非執(zhí)行董事

8月7日,晶圓代工廠中芯國際發(fā)布公告,宣布自2019年8月7日起,楊光磊博士獲委任為第三類獨(dú)立非執(zhí)行董事及薪酬委員會成員。

公告介紹稱,楊光磊博士59歲,1981年畢業(yè)于國立臺灣大學(xué)電機(jī)系,獲得學(xué)士學(xué)位;1986年獲得加州大學(xué)伯克萊分校電機(jī)計(jì)算機(jī)所博士學(xué)位。自1986年至1989年,彼于美國麻省理工學(xué)院林肯國家實(shí)驗(yàn)中心擔(dān)任研究員。

自1989年至1997年,楊光磊博士先后擔(dān)任美國惠普公司高級技術(shù)員、新加坡特許半導(dǎo)體公司高級經(jīng)理、臺灣華邦電子研發(fā)副處長等。1997年,楊光磊博士加入世大積體電路制造公司擔(dān)任工程處長,自1998年4月至2018年6月在臺積電位于臺灣及美國的公司先后擔(dān)任包括研發(fā)處長在內(nèi)的多個不同職位,隨后于2018年6月退休。2019年6月,楊光磊博士出任臺灣環(huán)球晶圓獨(dú)立董事。

公告顯示,楊光磊博士將與中芯國際訂立服務(wù)合約,其任期自2019年8月7日起至2020年股東周年大會為止。根據(jù)中芯國際章程,楊光磊博士須于2020年股東周年大會上接受公司股東重選,而其后須按照公司組織章程細(xì)則至少每三年一次輪值退任。

至于薪酬方面,中芯國際表示楊博士有權(quán)獲得50000美元的年度現(xiàn)金酬金,其中包括擔(dān)任獨(dú)立非執(zhí)行董事的45000美元及擔(dān)任薪酬委員會成員的5000美元,及可供認(rèn)購187500普通股的期權(quán)和187500受限制股份。

商務(wù)合作請加微信:izziezeng

加入集邦半導(dǎo)體交流群,請加微信:DRAMeXchange2019

三強(qiáng)爭霸半導(dǎo)體先進(jìn)制程,臺積電可望持續(xù)領(lǐng)先

三強(qiáng)爭霸半導(dǎo)體先進(jìn)制程,臺積電可望持續(xù)領(lǐng)先

臺積電、Samsung與Intel在先進(jìn)制程發(fā)展的競爭關(guān)系備受市場矚目。過去先進(jìn)制程發(fā)展除了解決微縮閘極寬度上的困難外,EUV光刻機(jī)設(shè)備性能也是關(guān)鍵影響因素之一;能夠達(dá)成Immersion機(jī)臺的單位時間晶圓處理量與穩(wěn)定度,才能確實(shí)發(fā)揮納米節(jié)點(diǎn)微縮對晶圓制造成本與技術(shù)精進(jìn)的綜效優(yōu)勢。

從2019年7月17日ASML公布的財(cái)報(bào)顯示,EUV光刻機(jī)數(shù)量持續(xù)增加,新型號NXE 3400C在晶圓處理的速度方面WPH(Wafer Per Hour)已經(jīng)可以每小時處理170片晶圓,達(dá)到過去Immersion機(jī)臺水平。

在光刻機(jī)符合量產(chǎn)規(guī)劃的需求下,臺積電、Samsung與Intel在先進(jìn)制程的時程規(guī)劃上也將更為激烈,無一不期望在競爭關(guān)系中勝出。

臺積電時程規(guī)劃領(lǐng)先業(yè)界并積極備妥產(chǎn)能

從2019年7月18日臺積電法說會上可看到,雖然對2019下半年的半導(dǎo)體趨勢而言,臺積電做出整體晶圓代工產(chǎn)業(yè)總值衰退1%的估算,但對先進(jìn)制程未來持續(xù)性成長需求仍深具信心。

現(xiàn)有量產(chǎn)的7nm節(jié)點(diǎn)除了在手機(jī)、HPC業(yè)務(wù)占比持續(xù)提升外,也搭上深具話題性的5G相關(guān)芯片需求,包括聯(lián)發(fā)科的業(yè)界首款5G手機(jī)SoC、海思的Balong 5000 5G調(diào)制解調(diào)器芯片、Qualcomm的5G調(diào)制解調(diào)器芯片X55等,持續(xù)推動先進(jìn)制程的投片力道,預(yù)估臺積電7nm的月總產(chǎn)能在2019年第四季將超過100K,產(chǎn)能利用率也可望維持在90%以上。

在5nm制程方面,臺積電的發(fā)展速度領(lǐng)先業(yè)界,預(yù)計(jì)于2020年第一季量產(chǎn)。與客戶的合作關(guān)系緊密,包括Apple、海思的手機(jī)AP需求,AMD下一代CPU處理器,以及Qualcomm在2020年推出的旗艦手機(jī)AP,都可能是臺積電5nm的潛在客戶;若按照主力各戶群的投片預(yù)測來估算,5nm月總產(chǎn)能規(guī)劃至2020年底前可能上看60~70K,其發(fā)展速度與7nm制程相當(dāng)。

至于3nm制程,雖然受到新建廠房進(jìn)度而可能稍微延遲至2022年后量產(chǎn),但根據(jù)過往臺積電的研發(fā)規(guī)劃,在量產(chǎn)廠生產(chǎn)前其實(shí)研發(fā)產(chǎn)線已有部分出貨給客戶的能力,因此在2021下半年推出3nm產(chǎn)品并無不可能,也不至在時程上落后Samsung。無論在技術(shù)發(fā)展或供應(yīng)市場需求的產(chǎn)能規(guī)劃上,都可望持續(xù)助益臺積電的領(lǐng)先地位。

Intel步調(diào)保守力求穩(wěn)定發(fā)展

Intel過去在制程技術(shù)上一直居于領(lǐng)先地位,然而在10nm節(jié)點(diǎn)遇到開發(fā)上的困難與產(chǎn)能分配問題,導(dǎo)致在先進(jìn)制程的時程圖規(guī)劃上落后臺積電與Samsung。

由于Intel在開發(fā)10nm節(jié)點(diǎn)時對EUV的規(guī)劃偏向保守,在ASML首波EUV機(jī)臺供應(yīng)客戶清單中占比很少,絕大多數(shù)為臺積電購買,也因此讓Intel在EUV光刻機(jī)的調(diào)機(jī)階段時間拉長,加上既有量產(chǎn)產(chǎn)品與研發(fā)需求互搶產(chǎn)能的情況下,影響先進(jìn)制程規(guī)劃。

目前10nm產(chǎn)品已追上量產(chǎn)進(jìn)度,預(yù)計(jì)在2019年第四季供貨,而7nm節(jié)點(diǎn)則規(guī)劃至2021年量產(chǎn),并延續(xù)7nm推出優(yōu)化版本7+和7++,發(fā)展步調(diào)穩(wěn)健,5nm計(jì)劃則可能落在2023年后。

Samsung加速時程緊咬臺積電

Samsung在先進(jìn)制程上追趕臺積電的腳步積極。由于Samsung決定直接開發(fā)7nm EUV方案,從官方Roadmap顯示,7nm EUV已于2019年第二季量產(chǎn);然而客戶以自家手機(jī)AP芯片及IBM的Power系列芯片為主,其他外部客戶尚在評估下單狀況,故7nm月產(chǎn)能至2019年底可能規(guī)劃10~15K左右。

在5nm部分,雖然7nm全面EUV化,在曝光顯影制程的EUV調(diào)校上能有經(jīng)驗(yàn)優(yōu)勢;然而Samsung在制程節(jié)點(diǎn)上的細(xì)致化,從10、8、7~5nm皆有布局,令5nm量產(chǎn)時間可能不如預(yù)期快,估計(jì)量產(chǎn)時間落在2020下半年。

至于3nm制程節(jié)點(diǎn),Samsung宣稱在2021年會推出采用GAA(Gate-All-Around)產(chǎn)品,或許將成為在時程上與臺積電正面對決的納米節(jié)點(diǎn),然而后續(xù)能否如期推出,仍有待觀察。

結(jié)語

值得一提的是,從終端應(yīng)用市場面向分析,3間發(fā)展先進(jìn)制程廠商的商業(yè)模式略有不同:臺積電為純晶圓代工、Intel屬于IDM、Samsung則是兩種業(yè)務(wù)皆有涉略,因此未來的競賽結(jié)果或?qū)⑴c其客戶和產(chǎn)品線較有關(guān)聯(lián)性。Intel無疑仍以CPU與嵌入式GPU為主,臺積電與Samsung則透過代工AMD、NVDIA取得部分市場。

而手機(jī)AP則是臺積電與Samsung角力的主戰(zhàn)場,因此在先進(jìn)制程發(fā)展上誰能獲得最大利益,或許仍取決于終端產(chǎn)品的銷售情形,不過若以客觀角度來看,臺積電手握CPU、GPU及手機(jī)AP與HPC等高端產(chǎn)品線,在時程規(guī)劃上若又能持續(xù)領(lǐng)先競爭對手,對于未來在先進(jìn)制程市場拿下大多數(shù)份額,仍較具優(yōu)勢。

日韓貿(mào)易戰(zhàn)牽動7納米競爭 臺積電狠甩三星

日韓貿(mào)易戰(zhàn)牽動7納米競爭 臺積電狠甩三星

日韓貿(mào)易戰(zhàn)加劇,日本管制關(guān)鍵高純度氟化氫等應(yīng)用在極紫外光(EUV)原料輸韓,直接打亂三星沖刺7納米以下先進(jìn)制程布局,預(yù)料受原料管制趨嚴(yán)下,三星要藉沖刺先制程搶食臺積電晶圓代工大餅的難度大增,并加速臺積電拉大和三星差距。

日本限制光阻劑、高純度氟化氫及聚醯亞胺等關(guān)鍵半導(dǎo)體原料輸韓,雖然南韓半導(dǎo)體廠仍可透過專案審查程序申請,但進(jìn)口時程將由過去簡化程序拉長至90天(專案審查期),包括三星和SK海力士除均對外收購既有三項(xiàng)原料存貨外,也透過專案申請、加速他廠認(rèn)證雙管齊下,希望將沖擊降至最低。

半導(dǎo)體業(yè)者表示,由于目前三星和SK海力士存儲器庫存仍高,日本管制光阻劑等三項(xiàng)半導(dǎo)體原料輸韓,韓廠可將生產(chǎn)快閃存儲器(Flash)的原料轉(zhuǎn)去支援利潤較高的DRAM,并趁機(jī)抬高價(jià)格、消化庫存,對三星和全球DRAM供給,短期還不會構(gòu)成太大影響。

不過,日本廠商生產(chǎn)用于先進(jìn)制程的高純度氟化氫,目前替代廠商占比極低,將直接沖擊三星在半導(dǎo)體先進(jìn)制程布局。

據(jù)了解,三星稍早也曾透過中國臺灣廠商轉(zhuǎn)手賣給三星,不過臺廠擔(dān)心臺韓出口高純度氟化氫,將遭日本原廠發(fā)現(xiàn)異常,拒絕這項(xiàng)交易,讓三星吃到閉門羹。

高純度氟化氫是在采用極紫外光(EUV)進(jìn)行光罩制程時,要讓積體電路精準(zhǔn)對位的蝕刻材料,而三星也靠著7納米制程導(dǎo)入EUV微影設(shè)備并成功搶下高通和輝達(dá)等前往下單的重要利器。

如今日本管制這項(xiàng)原料輸韓,雖然三星正自行生產(chǎn)這項(xiàng)關(guān)鍵化學(xué)品,但這又等于讓制程良率增添變數(shù),而且三星也是領(lǐng)先全球把EUV設(shè)備導(dǎo)入生產(chǎn)更先進(jìn)的DRAM產(chǎn)品的大廠。

半導(dǎo)體業(yè)者分析,三星發(fā)展7納米以下制程受阻,未來要追趕臺積電,得花費(fèi)更大的財(cái)力和物力 ,日韓貿(mào)易戰(zhàn)其實(shí)反而助攻臺積電拉大和三星差距。